MIPI D-PHY Receiver(RX)
Over Lvds

上海安路信息科技股份有限公司

APUG074（v1.0）2023 年 4 月

Confidential

目 录

目 录 I

1 概述 2

2 功能描述 3

2.1 设计框架 3

2.2 时钟架构 4

2.2.1 BUFIO/LCLK 型时钟架构 4

2.2.2 PLL 型时钟架构 5

2.3 接口说明 6

2.3.1 参数说明 6

2.3.2 接口信号说明 6

2.3.3 HS 接口时序 7

2.3.4 LP 接口时序 7

2.3.5 通道极性控制 9

2.3.6 通道接收错误标志信号 10

3 资源消耗 11

4 工程文件信息 11

5 参考文档 12

6 版本信息 13

免责声明 13

1 概述

MIPI D-PHY 是一种高速、低功耗的源同步物理层，里面同时包含了高速模块和低功耗模块，载荷数据（图像数据）使用高速模块，控制和状态信息的发送使用的是低功耗模块。MIPI D-PHY 是所有 MIPI 应用中的物理层，对于发送端而言，无论是 DSI 还是 CSI 都需要 D-PHY 将上层打包的并行数据转换为 MIPI 串行信号发送出去，对于接收端而言，通过 D-PHY 将接收的 MIPI 串行数据转换为并行数据给到上层处理模块。

D-PHY 在工作时信号线会有两种模式，分别为高速模式(High Speed,HS)和低功耗模式(Low power，LP)，高速模式采用的电平为 LVDS25，差分电压摆幅为 200mV，共模电压为 200mV。低功耗模式采用的电平为 LVCMOS12，信号幅值为 1.2V，如图 1-1 所示，因此需要根据工作模式来切换电平标准，图 1-2 为 MIPI 的实测信号。



图 1-1 MIPI 信号



图 1-2 MIPI 实测信号

本文档描述的是基于 Lvds 的 MIPI D-PHY RX 的设计，通过 LVDS25 电平实现 MIPI HS 数据接收，通过 LVCMOS12 实现 MIPI LP 数据接收。对于基于 Lvds 的 MIPI D-PHY RX 来说， HS 和 LP 信号需要通过外部电阻网络一分为二分别输入到 FPGA 端口，如图 1-3 所示。因此一对 MIPI 信号需要 4 个 IO，包括一对 HS 信号和一对 LP 信号，各电阻的阻值为：

$$\mathrm{Rlp_p} = 50\Omega \qquad \mathrm{Rlp_n} = 50\Omega \qquad \mathrm{Rhs_p} = 0\Omega \qquad \mathrm{Rhs_n} = 0\Omega$$



图 1-3 MIPI HS/LP 电阻网络电路

目前对于 EF2 系列、EF3 系列、EF4 系列、SF1 系列、EG4 系列和 PH1A 系列的器件提供 MIPI D-PHY Receiver 源码。

2 功能描述

2.1 设计框架

MIPI D-PHY RX Over Lvds 设计框架如图 2-1 所示。



图 2-1 MIPI D-PHY RX Over Lvds 设计框架

D-PHY RX Over Lvds 里面包含了 HS 接收模块 hs_rx_wrapper 和接收时钟生成模块 rx_clk_gen。

HS 接收模块里面包含两部分，分别为 MIPI 数据 Lane 接收模块 lane_rx_wrapper 和通道对齐模块 channel_aligner。

每个 lane_rx_wrapper 中都包括一个 HS 接收器 hs_receive 和字节对齐 byte_aligner。

2.2 时钟架构

MIPI D-PHY RX Over Lvds 的时钟架构分为两种，一种是通过 PLL 生成采样时钟，另一种是通过 BUFIO/LCLK 来生成采样时钟。其中 SF1 器件采用 PLL 来产生采用时钟，其他的器件采用 BUFIO/LCLK 产生采样时钟。

2.2.1 BUFIO/LCLK 型时钟架构

BUFIO/LCLK 型时钟架构如图 2-2 所示，时钟 Lane 的信号经过 Lvds 接收之后，通过两个 BIFIO/LCLK 生成 CLK_X4、CLK_X2 和 CLK_X1 时钟，其中 CLK_X4 是时钟 Lane 不分频直出，CLK_X2 是时钟 Lane 二分频输出，CLK_X1 是时钟 Lane 四分频输出。最终 CLK_X1 作为 fabric 并行数据处理时钟 O_hs_rx_clk，HS 接收得到的并行数据都是在 O_hs_rx_clk 的时钟域下。

因此需要两个 BUFIO/LCLK 来生成接收所需的时钟，需要注意的是，BUFIO/LCLK 输出的时钟驱动 IO 上的 IDDR 时，必需要和当前 IO 处于同一个 BANK 上，**因此基于 BUFIO/LCLK 型时钟架构的时钟 Lane 和数据 Lane 的 HS 端口都必需处于同一个 BANK，LP 端口没有限制。**



图 2-2 BUFIO/LCLK 型时钟架构

2.2.2 PLL 型时钟架构

SF1 器件有别于其他器件，内部的采样时钟是通过 PLL 生成，如图 2-3 所示。其中 CLK_X4 的频率是等于时钟 Lane 的频率，CLK_X2 是时钟 Lane 二分频输出，CLK_X1 是时钟 Lane 四分频输出。最终 CLK_X1 作为 fabric 并行数据处理时钟 O_hs_rx_clk，HS 接收得到的并行数据都是在 O_hs_rx_clk 的时钟域下。

对于 SF1 器件，由于通过 PLL 生成采样时钟，因此存在下面三个限制：

1、 **PLL 输入的参考时钟需要稳定连续，因此基于 SF1 器件的 MIPI DPHY-RX Over Lvds 不支持时钟 Lane 间断，即时钟 Lane 要一直处于 HS 状态，不能退出 HS 进入 LP，否则间断的时钟会导致 PLL 反复锁定使得输出时钟不稳定，造成数据采样出错。**

2、 **由于需要时钟 Lane 直接进入 PLL 作为参考时钟，因此基于 SF1 器件的 MIPI DPHY-RX Over Lvds 的时钟 Lane 需要连接到全局时钟 IO 上。**

3、 **对于不同线速率的输入，必须时需要修改 PLL 的配置，来让 PLL 内部的 VCO 始终工作在正常范围。**



图 2-3 PLL 型时钟架构

2.3 接口说明

2.3.1 参数说明

MIPI D-PHY RX Over Lvds 的参数说明如表 2-1 所示。

表 2-1 MIPI D-PHY RX Over Lvds 参数

参数	可选值	默认值	说明
DEVICE	"EF2","EF3","EF4","SF1","EG","PH1"	"EG"	器件类型
LANE_NUM	最小值 1	4	mipi 数据线的数量，最少 1 根数据线，没有上限，只要资源和 IO 数量足够。

DEVICE 参数

DEVICE 用于设定器件类型，此参数决定了 D-PHY RX 内部原语的器件类型，需要根据所使用的器件来设定，否则会引起综合报错。

LANE_NUM 参数

LANE_NUM 设定 mipi 数据线的个数，一般来说 mipi 数据线最多 4 根，当然不排除有些应用为了增大传输带宽会超出 4 根，所以 LANE_NUM 的设定没有上限，只要资源和 IO 数量足够。

2.3.2 接口信号说明

MIPI D-PHY RX Over Lvds 的接口信号说明如表 2-2 所示。

表 2-2 MIPI D-PHY RX Over Lvds 接口信号

接口名称	方向	时钟域	描述
I_lp_clk	in	NA	LP 接收时钟，推荐 50MHz
I_rst	in	NA	异步复位信号，高电平有效
I_mipi_clk_p	in	NA	MIPI 时钟线 HS P 端
I_mipi_data_hs_p[LANE_NUM-1:0]	in	NA	MIPI 数据线 HS P 端
I_mipi_data_lp_p[LANE_NUM-1:0]	in	NA	MIPI 数据线 LP P 端
I_mipi_data_lp_n[LANE_NUM-1:0]	in	NA	MIPI 数据线 LP N 端
I_lane_hs_invert[LANE_NUM-1:0]	in	NA	MIPI HS 接收极性取反，高有效
I_lane_lp_invert[LANE_NUM-1:0]	in	NA	MIPI LP 接收极性取反，高有效
O_hs_rx_clk	out	NA	HS 接收时钟
O_hs_rx_valid	out	O_hs_rx_clk	HS 接收数据有效信号
O_hs_rx_data[LANE_NUM*8-1:0]	out	O_hs_rx_clk	HS 接收数据
O_lane_error[LANE_NUM-1:0]	out	O_hs_rx_clk	HS 接收 error 信号
O_lp_rx_lane0_p	out	I_lp_clk	Lane0 LP 接收信号 P 端
O_lp_rx_lane0_n	out	I_lp_clk	Lane0 LP 接收信号 N 端

2.3.3 HS 接口时序

HS 接收的接口时序如图 2-4 所示，在 O_hs_rx_valid 为高时，O_hs_rx_data 数据有效，HS 接收模块在设计时已经把 HS 同步字 0xB8 从接收数据中剔除，因此第一个数据就是有效的负载数据，需要注意的是，HS 数据在接收的时候是无法将尾部的无效数据去除，因此需要协议层根据 MIPI 包头中的数据长度信息提取出有效的数据。



图 2-4 HS 接收接口时序

HS 接收数据 O_hs_rx_data 与数据 Lane 的映射关系如图 2-5 所示，以 4 个数据 Lane 输入为例，Lane0 接收得到的数据位于 O_hs_rx_data[31:24]，Lane1 接收得到的数据位于 O_hs_rx_data[23:16]，以此类推。



图 2-5 接收数据与 Lane 的映射关系

2.3.4 LP 接口时序

对于基于 Lvds 的 MIPI D-PHY RX 来说，外部的电阻网络电路如图 2-6 所示。



图 2-6 数据 Lane 电阻网络电路

当 MIPI 数据 Lane 切换到 LP 发送模式时，HS 接收被禁用，同时 LP 端口切换为输出，由于 Lvds 接收中的 100 欧端接电阻无法动态关闭，因此在电路中还是处于生效状态，此时的等效电路如图 2-7 所示。



图 2-7 LP 发送等效电路

从图 2-6 可以看出，最终 MIPI 数据 Lane 上的 LP 信号是由 LP 端口 mipi_data_lp_p 和 mipi_data_lp_n 经过 Rlp_p、Rlp_n 以及 Lvds 100 端接电阻分压得到，使得 LP 的输出电平不满足 MIPI 电平标准。因此基于 Lvds 的 MIPI D-PHY RX 不支持 LP 双向通信，只支持 LP 接收。

对于 MIPI 应用来说，一般只有数据 Lane0 通道会存在 LP 数据，因此将 Lane0 通道的 LP 信号直接透传输出， LP 和 HS 接口的时序如图 2-8 所示。

mipi_data_lane0_p 和 mipi_data_lane0_n 是 Lane0 通道的信号线，当 Lane0 通道处于 LP 状态时，0_lp_rx_lane0_p 和 0_lp_rx_lane0_n 就等于 LP 电平状态。

当 Lane0 通道处于 HS 状态时，由于 HS 信号的幅值低于 LVCMOS12 高电平阈值，因此 0_lp_rx_lane0_p 和 0_lp_rx_lane0_n 输出为低电平。



图 2-8 LP 和 HS 接口时序

2.3.5 通道极性控制

基于 Lvds 的 MIPI D-PHY RX 的 LP 通道和 HS 通道是分开接收的，因此在实际和其他 MIPI Source 对接时会存在两种通道极性反向的情况。

第一种情况是为了 PCB 布线方便，调整了 Lvds 的极性，使得 Lvds P 端接到了 MIPI Lane 的 N 端，Lvds N 端接到了 MIPI Lane 的 P 端，如图 2-9 所示，在这种情况下 HS 接收极性反向，使得 HS 接收的数据按位取反，但是 LP 接收极性是正常的。



图 2-9 LVDS 极性反向

第二种情况是与 MIPI Source 对接时，在 Lane 的出口极性与 Source 端相反，在这种情况下 HS 和 LP 的接收极性都是反向的，如图 2-10 所示。



图 2-10 Lane 极性反向

针对这两种极性反向的情况，本文档描述的 D-PHY RX 设计了两个极性控制端口 I_lane_hs_invert 和 I_lane_lp_invert，用于分开控制 HS 和 LP 的接收极性。

I_lane_hs_invert 用来控制 HS 接收极性，其位宽与数据 Lane 的个数相同，I_lane_hs_invert[0]用于控制 Lane0 的 HS 接收极性，I_lane_hs_invert[1]用于控制 Lane1 的 HS 接收极性，以此类推。当

I_lane_hs_invert 为 1 时，会对内部 Lvds 接收极性取反，为 0 时不作控制。假设 Lane 的数量为 4，对于第一种情况每个 Lane 的 Lvds 极性都是反向的，那么将 I_lane_hs_invert 设定为 4'b1111 就可以将极性纠正过来。

I_lane_lp_invert 用来控制 LP 接收极性，其位宽与数据 Lane 的个数相同，I_lane_lp_invert[0]用于控制 Lane0 的 LP 接收极性，I_lane_hs_invert[1]用于控制 Lane1 的 LP 接收极性，以此类推。当发生上述的第二种情况，即 HS 和 LP 的极性都是反向的，那么可以将 I_lane_hs_invert 和 I_lane_lp_invert 都设定为 1 就可以将极性纠正过来。

对于 LP 的极性控制，也可以通过改变 LP 端口的 IO 约束来实现，如果使用这种方式的话需要保证 I_lane_lp_invert 都为 0。

2.3.6 通道接收错误标志信号

本文档描述的MIPI D-PHY RX每条数据Lane的接收都设计了一个接收错误标志信号O_lane_error，其位宽和数据 Lane 的个数相同，O_lane_error[0]对应 Lane0，O_lane_error[1]对应 Lane1，以此类推。

一次 HS 发送的典型时序如图 2-11 所示，先有一个 LP->HS 的切换时序，然后 HS 先进入 HS-ZERO 状态，之后发送一个字节的同步字即 HS-SYNC，最后开始发送有效的负载数据。



图 2-11 典型的 HS 发送时序

通道接收错误标志信号的产生机制如下：

对于 HS 信号而言，从 LP 切到 HS 之后的第一个非零数据是同步字，固定为 0xB8，因此如果在整个 HS 数据期间都没有检测到第一个非零的数据为0xB8，那么可以认为当前数据Lane的数据通路存在异常，O_lane_error 会产生一个 O_hs_rx_clk 时钟周期的高脉冲来指示当前 HS 数据接收错误，如图 2-12 所示，需要调整数据 Lane 的输入延时或者检查信号质量。



图 2-12 O_lane_error 时序

3 资源消耗

MIPI D-PHY RX Over Lvds 的资源消耗和配置参数有关，以 LANE_NUM=4 为例，表 3-1 列出了不同器件对应的资源消耗。

表 3-1 MIPI D-PHY RX Over Lvds 资源消耗表

DEVICE	lut	reg
EF2	623	509
EF3	623	509
EF4	623	509
SF1	679	509
EG	621	509
PH1A	373	509

4 工程文件信息

本示例工程提供如下文件。

表 4-1 文件信息

参数	说明
Reference Design	Yes
RTL Language	Verilog
Test bench	N/A
Test bench Format	N/A
Simulation	N/A
C	N/A
IP Model	N/A
Project Platform	TD5.6.2-71036

5 参考文档

[1] MIPI Alliance Specification for D-PHY 1.00.00

6 版本信息

日期	版本	修订记录
2023.4.13	1.0	首次发布中文版

版权所有© 2023 上海安路信息科技股份有限公司

未经本公司书面许可，任何单位和个人都不得擅自摘抄、复制、翻译本文档内容的部分或全部，并不得以任何形式传播。

免责声明

本文档并未授予任何知识产权的许可，并未以明示或暗示，或以禁止发言或其它方式授予任何知识产权许可。除安路科技在其产品的销售条款和条件中声明的责任之外，安路科技概不承担任何法律或非法律责任。安路科技对安路科技产品的销售和/或使用不作任何明示或暗示的担保，包括对产品的特定用途适用性、适销性或对任何专利权、版权或其它知识产权的侵权责任等，均不作担保。安路科技对文档中包含的文字、图片及其它内容的准确性和完整性不承担任何法律或非法律责任，安路科技保留修改文档中任何内容的权利，恕不另行通知。安路科技不承诺对这些文档进行适时的更新。